500比分竞彩网|即时捷报比分|即时捷报比分手机版|今日足球预测比分推荐,竞彩网官网,竞彩比分即时比,球球体育比分

崗位職責(zé)
1.負(fù)責(zé)IP和SOC驗(yàn)證
2.理解設(shè)計(jì)需求， 建立IP、SOC驗(yàn)證計(jì)劃
3.負(fù)責(zé)IP驗(yàn)證環(huán)境的搭建,執(zhí)行驗(yàn)證計(jì)劃，驗(yàn)證用例的開(kāi)發(fā)和回歸，分析和提高功能覆蓋率和代碼覆蓋率，確保驗(yàn)證的完整性， 保證設(shè)計(jì)質(zhì)量。
4.支持FPGA驗(yàn)證和測(cè)試用例的開(kāi)發(fā)和回片測(cè)試debug。
任職要求
1.電子相關(guān)專業(yè)本科以上學(xué)歷，　2年以上驗(yàn)證相關(guān)工作經(jīng)驗(yàn)。
2.熟悉system Verilog和UVM方法學(xué)，以及各種驗(yàn)證組件的實(shí)現(xiàn)（assertion，　checker，　monitor等）， 能夠獨(dú)立搭建模塊級(jí)驗(yàn)證環(huán)境
3.熟悉邏輯設(shè)計(jì)和Verilog語(yǔ)言， 熟悉MCU架構(gòu)和設(shè)計(jì)（CPU，總線，中斷，　DMA，　時(shí)鐘等）者優(yōu)先。
4.熟練掌握至少一種腳本語(yǔ)言，　TCL、Perl，　Python，　C-shell　等

工作地點(diǎn)：上海/蘇州/天津均可